西安·灞桥区
职位详情
任职要求:
1. 本科及以上学历，通信工程、电子信息工程、电气自动化等相关专业。
2. 具备5年以上同行业从业经历，能够独立完成数字逻辑设计，具备较强的文档撰写能力。
3. 熟悉ModelSim、Vivado2020、ZYNQ7045、ZYNQ7100等开发工具及平台环境。
4. 熟练操作XILINX与ALTERA系列芯片的开发系统。
5. 精通C语言、Verilog HDL、VHDL编程语言。
6. 掌握高速AD、DA信号处理中的FPGA采样算法，熟悉JESD204B接口协议。
7. 熟练开展同步主控模块、同步取数模块、时/频域agc模块以及时钟频偏估计模块的设计与实现。
8. 具备良好的沟通协作能力，有军工通信领域项目经验者优先考虑。
9. 能够适应短期或阶段性出差安排。
岗位职责：
1. 承担常用接口类IP核的设计与调试工作。
2. 负责同步主控、同步取数、时/频域agc、频偏估计、调频及解交织等功能模块的设计与代码开发。
3. 参与频综模块与T/R通道模块的架构设计，完成噪声功率及信噪比（SNR）相关计算任务。
4. 完成FPGA程序编写、仿真验证以及配合整机系统的联调测试。
5. 按时高效完成上级安排的其他相关技术工作。
1. 本科及以上学历，通信工程、电子信息工程、电气自动化等相关专业。
2. 具备5年以上同行业从业经历，能够独立完成数字逻辑设计，具备较强的文档撰写能力。
3. 熟悉ModelSim、Vivado2020、ZYNQ7045、ZYNQ7100等开发工具及平台环境。
4. 熟练操作XILINX与ALTERA系列芯片的开发系统。
5. 精通C语言、Verilog HDL、VHDL编程语言。
6. 掌握高速AD、DA信号处理中的FPGA采样算法，熟悉JESD204B接口协议。
7. 熟练开展同步主控模块、同步取数模块、时/频域agc模块以及时钟频偏估计模块的设计与实现。
8. 具备良好的沟通协作能力，有军工通信领域项目经验者优先考虑。
9. 能够适应短期或阶段性出差安排。
岗位职责：
1. 承担常用接口类IP核的设计与调试工作。
2. 负责同步主控、同步取数、时/频域agc、频偏估计、调频及解交织等功能模块的设计与代码开发。
3. 参与频综模块与T/R通道模块的架构设计，完成噪声功率及信噪比（SNR）相关计算任务。
4. 完成FPGA程序编写、仿真验证以及配合整机系统的联调测试。
5. 按时高效完成上级安排的其他相关技术工作。
2026-07-29 13:17
IP属地：陕西西安
职位福利
本科5-10年同步、频偏校正相偏校正、编解码Vivado计算机相关经验FPGA开发/验证经验算法设计经验同步主控模块时/频域 agc 模块ModelSim英语读写能力良好同步取数模块
深圳现代技术有限公司
不需要融资 · 20-99人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
fpga开发工程师
1.6-2.5万元/月
FPGA开发3-5年硕士FPGAVerilogVHDLModelSimISEVivadoFPGA开发/验证经验
西安 长安区
收藏职位
