西安·雁塔区
职位详情
福利：
1.试用期即享五险一金；
2.周末双休；
3.春节假期超长；
4.具备完善的人才培养与发展机制；
5.定期组织多样化团队建设活动；
6.工作地点位于成熟产业园区，临近地铁6号线“丈八六路”站。
岗位职责：
1.FPGA设计与开发
根据项目需求开展FPGA架构规划、RTL代码编写（Verilog/VHDL）、逻辑优化及功能仿真（ModelSim/VCS等工具）。
完成时序约束（SDC）设定、静态时序分析（STA）和功耗优化，保障设计符合性能要求。
实现高速接口模块（如DDR、PCIe、SerDes、MIPI）或数字信号处理单元（如FFT、滤波器）的开发。
2.验证与调试
构建FPGA验证环境（可使用UVM/SystemVerilog），设计测试方案并执行功能与性能验证。
利用逻辑分析仪（LA）、示波器等设备进行板级问题排查，解决信号完整性与时序相关问题。
协同硬件工程师参与PCB设计评审，包括FPGA引脚规划、电源方案评估等环节。
3.协作与支持
联合算法与软件团队，推进算法在硬件上的加速实现（如AI推理、图像处理任务）。
撰写完整技术文档（含设计说明、测试报告），支撑产品量产及客户技术支持。
参与前沿技术探索，持续关注FPGA领域新方向（如HLS、OpenCL、国产化替代路径）。
任职要求：
1.电子工程、微电子、通信、计算机等相关专业背景，具备3年以上实际FPGA开发经验。
2.熟练掌握Verilog/VHDL语言，熟悉FPGA全流程开发（综合、布局布线、时序收敛）；了解ZYNQ平台中PL端与PS端的系统架构、数据交互机制及相关开发流程。
3.思维条理清晰，具备良好的沟通能力和团队协作精神。
1.试用期即享五险一金；
2.周末双休；
3.春节假期超长；
4.具备完善的人才培养与发展机制；
5.定期组织多样化团队建设活动；
6.工作地点位于成熟产业园区，临近地铁6号线“丈八六路”站。
岗位职责：
1.FPGA设计与开发
根据项目需求开展FPGA架构规划、RTL代码编写（Verilog/VHDL）、逻辑优化及功能仿真（ModelSim/VCS等工具）。
完成时序约束（SDC）设定、静态时序分析（STA）和功耗优化，保障设计符合性能要求。
实现高速接口模块（如DDR、PCIe、SerDes、MIPI）或数字信号处理单元（如FFT、滤波器）的开发。
2.验证与调试
构建FPGA验证环境（可使用UVM/SystemVerilog），设计测试方案并执行功能与性能验证。
利用逻辑分析仪（LA）、示波器等设备进行板级问题排查，解决信号完整性与时序相关问题。
协同硬件工程师参与PCB设计评审，包括FPGA引脚规划、电源方案评估等环节。
3.协作与支持
联合算法与软件团队，推进算法在硬件上的加速实现（如AI推理、图像处理任务）。
撰写完整技术文档（含设计说明、测试报告），支撑产品量产及客户技术支持。
参与前沿技术探索，持续关注FPGA领域新方向（如HLS、OpenCL、国产化替代路径）。
任职要求：
1.电子工程、微电子、通信、计算机等相关专业背景，具备3年以上实际FPGA开发经验。
2.熟练掌握Verilog/VHDL语言，熟悉FPGA全流程开发（综合、布局布线、时序收敛）；了解ZYNQ平台中PL端与PS端的系统架构、数据交互机制及相关开发流程。
3.思维条理清晰，具备良好的沟通能力和团队协作精神。
2026-05-19 14:27
IP属地：陕西西安
职位福利
本科5-10年FPGA开发/验证经验MATLAB
西安瀚博电子科技有限公司
不需要融资 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
