成都·武侯区
职位详情
工作职责：
1) 运用RTL代码实现数字逻辑电路设计，并完成模块级仿真验证与低功耗优化分析；
2) 负责IP模块在SOC系统中的集成，开展系统级仿真与功能验证，规划芯片可测性结构；
3) 开发多种IP单元，涵盖通信信号处理、视频图像处理及外部高速接口等相关模块；
4) 协同支持基于芯片的软件开发工作，提供必要的硬件技术支持。
任职资格：
1) 985高校电子或微电子相关专业硕士及以上学位；
2) 具备扎实的数字电路与系统设计理解能力，掌握高速电路与低功耗设计基本原理；
3) 熟悉数字前端设计流程，如综合、仿真等环节，熟练掌握Verilog HDL编程，有FPGA模块开发经验者优先考虑；
4) 具备System Verilog验证经验，或熟悉芯片Scan可测性设计，或了解视频处理流程与算法者优先；
5) 具备良好的团队协作意识和积极进取的工作态度。
1) 运用RTL代码实现数字逻辑电路设计，并完成模块级仿真验证与低功耗优化分析；
2) 负责IP模块在SOC系统中的集成，开展系统级仿真与功能验证，规划芯片可测性结构；
3) 开发多种IP单元，涵盖通信信号处理、视频图像处理及外部高速接口等相关模块；
4) 协同支持基于芯片的软件开发工作，提供必要的硬件技术支持。
任职资格：
1) 985高校电子或微电子相关专业硕士及以上学位；
2) 具备扎实的数字电路与系统设计理解能力，掌握高速电路与低功耗设计基本原理；
3) 熟悉数字前端设计流程，如综合、仿真等环节，熟练掌握Verilog HDL编程，有FPGA模块开发经验者优先考虑；
4) 具备System Verilog验证经验，或熟悉芯片Scan可测性设计，或了解视频处理流程与算法者优先；
5) 具备良好的团队协作意识和积极进取的工作态度。
2026-05-20 14:26
IP属地：四川成都
职位福利
硕士经验不限电路设计FPGA开发Verilog
晶晨芯半导体（成都）有限公司
未融资 · 100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
