职位详情
主要职责:
1. 负责EDA工具的开发与日常维护工作。
2. 协同设计团队,定位并解决设计流程中的技术难点与效率瓶颈。
3. 对设计工具的运行效率进行分析与调优,保障设计目标按时达成。
4. 跟踪并研究新型EDA技术与方法,探索机器学习及人工智能在电子设计自动化中的实际应用。
岗位要求:
1. 具备电子工程、计算机科学或相关专业本科及以上学历。
2. 拥有3-5年EDA工具研发、集成电路设计或相关方向的实际工作经验。
3. 掌握至少一种主流EDA工具,如Cadence、Synopsys、Mentor Graphics等。
4. 熟练使用C/C++、Python等编程语言进行开发。
5. 熟悉Verilog或VHDL等硬件描述语言。
6. 了解FPGA、ASIC的设计实现流程。
7. 具备独立分析问题的能力,同时拥有良好的团队协作与沟通技巧。
8. 有逻辑综合相关项目经验者优先考虑。
具备以下逻辑综合领域经验者将被优先评估:
1. 熟悉逻辑综合流程及相关工具,如Vivado、Synplify,产品名称首字母大写等。
2. 参与过逻辑综合工具的开发,或在综合、techmap环节具备实践经验;
3. 掌握芯片布局布线及时钟树构建与优化的基本原理。
4. 能够配合前端设计人员,确保RTL代码具备良好的可综合性并满足性能指标。
5. 熟悉时序约束的编写与验证方法。
6. 曾参与EDA相关技术竞赛并获得优异成绩者优先。
7. 有大型软件系统架构设计、重构、性能与内存调优经历者更佳。
1. 负责EDA工具的开发与日常维护工作。
2. 协同设计团队,定位并解决设计流程中的技术难点与效率瓶颈。
3. 对设计工具的运行效率进行分析与调优,保障设计目标按时达成。
4. 跟踪并研究新型EDA技术与方法,探索机器学习及人工智能在电子设计自动化中的实际应用。
岗位要求:
1. 具备电子工程、计算机科学或相关专业本科及以上学历。
2. 拥有3-5年EDA工具研发、集成电路设计或相关方向的实际工作经验。
3. 掌握至少一种主流EDA工具,如Cadence、Synopsys、Mentor Graphics等。
4. 熟练使用C/C++、Python等编程语言进行开发。
5. 熟悉Verilog或VHDL等硬件描述语言。
6. 了解FPGA、ASIC的设计实现流程。
7. 具备独立分析问题的能力,同时拥有良好的团队协作与沟通技巧。
8. 有逻辑综合相关项目经验者优先考虑。
具备以下逻辑综合领域经验者将被优先评估:
1. 熟悉逻辑综合流程及相关工具,如Vivado、Synplify,产品名称首字母大写等。
2. 参与过逻辑综合工具的开发,或在综合、techmap环节具备实践经验;
3. 掌握芯片布局布线及时钟树构建与优化的基本原理。
4. 能够配合前端设计人员,确保RTL代码具备良好的可综合性并满足性能指标。
5. 熟悉时序约束的编写与验证方法。
6. 曾参与EDA相关技术竞赛并获得优异成绩者优先。
7. 有大型软件系统架构设计、重构、性能与内存调优经历者更佳。
2026-05-27 14:09
IP属地:上海
职位福利
本科3-5年C++STL

苏州异格技术有限公司
天使轮 · 100-499人

工作地址

鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >












