职位详情
主要职责:
1.深入研究并持续改进逻辑综合中的核心算法
2.负责EDA工具的开发与流程维护工作
3.协同设计团队,定位并攻克设计流程中的技术难点与瓶颈
4.对设计工具性能进行分析与调优,保障设计目标按时达成
5.跟踪前沿EDA技术发展,探索机器学习与人工智能在电子设计自动化中的应用
岗位要求:
1.具备电子工程、计算机科学或相关专业本科及以上学历
2.具有5年以上EDA工具研发、集成电路设计或相关方向工作经验
3.掌握至少一种主流EDA工具,例如Cadence、Synopsys、MentorGraphics等
4.熟练使用C/C++、Python等编程语言
5.熟悉Verilog或VHDL硬件描述语言
6.了解FPGA及ASIC设计整体流程
7.具备独立分析解决问题的能力,同时拥有良好的团队协作与沟通技巧
8.有逻辑综合相关项目经验者优先考虑
需具备综合相关经验:
综合领域:
1.掌握逻辑综合流程及相关工具,如Vivado、SynplifyPro等
2.理解逻辑综合常用算法及其实际实现中的关键因素
3.具备主导从零构建逻辑综合软件的能力,涵盖RTL解析、展开、逻辑优化以及时序映射等环节,熟悉开源综合工具(如ABC)
4.了解芯片布局布线、时钟树构建与优化等后端流程
5.可与前端设计团队紧密配合,确保RTL代码可综合并满足性能指标
6.熟悉时序约束的设定与验证方法
7.曾参与EDA类竞赛并获得优异成绩者优先
8.有大型软件系统架构设计、重构以及性能和内存优化实践经验
1.深入研究并持续改进逻辑综合中的核心算法
2.负责EDA工具的开发与流程维护工作
3.协同设计团队,定位并攻克设计流程中的技术难点与瓶颈
4.对设计工具性能进行分析与调优,保障设计目标按时达成
5.跟踪前沿EDA技术发展,探索机器学习与人工智能在电子设计自动化中的应用
岗位要求:
1.具备电子工程、计算机科学或相关专业本科及以上学历
2.具有5年以上EDA工具研发、集成电路设计或相关方向工作经验
3.掌握至少一种主流EDA工具,例如Cadence、Synopsys、MentorGraphics等
4.熟练使用C/C++、Python等编程语言
5.熟悉Verilog或VHDL硬件描述语言
6.了解FPGA及ASIC设计整体流程
7.具备独立分析解决问题的能力,同时拥有良好的团队协作与沟通技巧
8.有逻辑综合相关项目经验者优先考虑
需具备综合相关经验:
综合领域:
1.掌握逻辑综合流程及相关工具,如Vivado、SynplifyPro等
2.理解逻辑综合常用算法及其实际实现中的关键因素
3.具备主导从零构建逻辑综合软件的能力,涵盖RTL解析、展开、逻辑优化以及时序映射等环节,熟悉开源综合工具(如ABC)
4.了解芯片布局布线、时钟树构建与优化等后端流程
5.可与前端设计团队紧密配合,确保RTL代码可综合并满足性能指标
6.熟悉时序约束的设定与验证方法
7.曾参与EDA类竞赛并获得优异成绩者优先
8.有大型软件系统架构设计、重构以及性能和内存优化实践经验
2026-04-30 14:29
IP属地:上海
职位福利
本科5-10年C++STL

苏州异格技术有限公司
天使轮 · 100-499人

工作地址

鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >












