浦东新区
职位详情
负责PCIE/UCIE IP的架构设计与RTL实现，参与仿真验证及FPGA测试，完成FPGA时序收敛，配合覆盖率分析与优化
岗位职责：
参与MIMIC PCIe Gen6 speedbridge的架构规划、仿真验证及MIMIC阶段测试。
参与PCIe Gen5 EP/RP IP的架构设计、仿真验证、FPGA验证、回归测试及覆盖率优化工作。
参与MIMIC PCIe Gen6 speedbridge与PCIe Gen5 EP/RP IP的客户技术支持。
参与PCIe Gen5 EP、USB3.1/3.0/2.0 host/device speedbridge的客户问题支持。
参与USB IP相关客户支持工作。
任职要求：
1，具备4-10年相关经验，其中3年以上从事ASIC验证工作
2，电子类相关专业本科或硕士学历
3，熟练掌握SystemVerilog与UVM方法学
4，熟悉基于覆盖率驱动的随机验证流程
5，具备扎实的RTL调试能力
6，具有PCIE/UCIE或其它高速接口验证背景
7，熟悉shell/perl/makefile脚本及工具使用
8，了解PCIE/UCIE/USB/DDR/Ethernet等高速接口协议规范
9，具备良好的沟通协作能力与问题解决能力
岗位职责：
参与MIMIC PCIe Gen6 speedbridge的架构规划、仿真验证及MIMIC阶段测试。
参与PCIe Gen5 EP/RP IP的架构设计、仿真验证、FPGA验证、回归测试及覆盖率优化工作。
参与MIMIC PCIe Gen6 speedbridge与PCIe Gen5 EP/RP IP的客户技术支持。
参与PCIe Gen5 EP、USB3.1/3.0/2.0 host/device speedbridge的客户问题支持。
参与USB IP相关客户支持工作。
任职要求：
1，具备4-10年相关经验，其中3年以上从事ASIC验证工作
2，电子类相关专业本科或硕士学历
3，熟练掌握SystemVerilog与UVM方法学
4，熟悉基于覆盖率驱动的随机验证流程
5，具备扎实的RTL调试能力
6，具有PCIE/UCIE或其它高速接口验证背景
7，熟悉shell/perl/makefile脚本及工具使用
8，了解PCIE/UCIE/USB/DDR/Ethernet等高速接口协议规范
9，具备良好的沟通协作能力与问题解决能力
2026-05-17 12:17
IP属地：上海
职位福利
本科3-5年USBVerilogIPPCIERTLUCIEUVM
上海启芯领航半导体有限公司
A轮 · 100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
soc验证工程师（需实习经历）
1.5-1.8万元/月
数字IC验证工程师经验不限硕士电路设计C++FPGA开发VerilogIC验证ARM开发嵌入式技术Python
上海 浦东新区
蒋女士 · 智辰半导体5日内活跃
收藏职位
