浦东新区
职位详情
负责PCIE/UCIEIP的架构规划与RTL开发，参与仿真验证及FPGA测试工作，实现设计在FPGA上的时序收敛，配合完成覆盖率评估与优化
岗位职责：
参与MIMICPCIeGen6speedbridge的架构规划、仿真验证及MIMIC测试
参与PCIeGen5EP/RPIP的架构规划、仿真验证、FPGA测试、回归测试及覆盖率优化
支持MIMICPCIeGen6speedbridge与PCIeGen5EP/RPIP的客户技术对接
支持PCIeGen5EP、USB3.1/3.0/2.0host/devicespeedbridge的客户应用问题排查
参与USBIP相关的客户技术支持
任职要求：
1，具备4-10年相关工作经验，其中3年以上从事ASIC验证工作
2，电子类专业本科或硕士学历
3，熟练掌握SystemVerilog及UVM方法学
4，理解基于覆盖率驱动的随机验证流程
5，具有扎实的RTL调试能力
6，具备PCIE/UCIE或其它高速接口验证背景
7，熟悉shell/perl/makefile脚本与工具使用
8，了解PCIE/UCIE/USB/DDR/Ethernet等高速接口协议规范
9，具备良好的沟通协作能力和问题解决能力
岗位职责：
参与MIMICPCIeGen6speedbridge的架构规划、仿真验证及MIMIC测试
参与PCIeGen5EP/RPIP的架构规划、仿真验证、FPGA测试、回归测试及覆盖率优化
支持MIMICPCIeGen6speedbridge与PCIeGen5EP/RPIP的客户技术对接
支持PCIeGen5EP、USB3.1/3.0/2.0host/devicespeedbridge的客户应用问题排查
参与USBIP相关的客户技术支持
任职要求：
1，具备4-10年相关工作经验，其中3年以上从事ASIC验证工作
2，电子类专业本科或硕士学历
3，熟练掌握SystemVerilog及UVM方法学
4，理解基于覆盖率驱动的随机验证流程
5，具有扎实的RTL调试能力
6，具备PCIE/UCIE或其它高速接口验证背景
7，熟悉shell/perl/makefile脚本与工具使用
8，了解PCIE/UCIE/USB/DDR/Ethernet等高速接口协议规范
9，具备良好的沟通协作能力和问题解决能力
2026-07-15 12:36
IP属地：上海
职位福利
本科5-10年VerilogIPPCIEUCIERTLUVMUSB
上海启芯领航半导体有限公司
A轮 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
