搜索
登录注册

职位详情

"职位描述
1、负责SoC芯片中的逻辑综合,形式验证,STAsignoff等工作;
2、和其他团队合作,完成芯片设计过程中clock/reset方案,lowpower方案,时序收敛等工作
3、熟悉SDC和各种timingcheck,成为流片前的timing把关人。
" "职位要求
1、硕士及以上学历,微电子/电子/计算机等相关专业毕业,2年以上相关工作经验;
2、具备熟练的脚本技能(例如TCL,Perl,Python等);
3、熟练使用DC/PT/Formality/LEC/Tempus等EDA工具,掌握逻辑综合和STA的方法学;
2025-11-19 15:17
IP属地:上海

职位福利

硕士5-10年
企业发布信息图
杭州数智猎人人力资源有限公司
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >
下载鱼泡直聘APP

附近适合您的职位

3-5万/月
集成电路IC设计3-5年本科Verilog芯片设计
北京 海淀区
2-4万/月
集成电路IC设计3-5年硕士半导体技术电路设计CAD
北京 海淀区
2-3.5万/月
集成电路IC设计1-3年本科Verilog系统集成技术FPGA开发射频开发电路设计芯片设计
北京 海淀区
6-6.5万/月
集成电路IC设计5-10年硕士
北京 海淀区
2.5-5万/月
集成电路IC设计1-3年硕士DSP开发VerilogSystemVeri半导体技术FPGA开发芯片设计电路设计Synopsys
北京 海淀区
2-4万/月
集成电路IC设计5-10年硕士半导体技术芯片设计Spectre高速信号电路DRAM
北京 海淀区
1-1.5万/月
集成电路IC设计3-5年本科C++电路设计放大器信号发生器示波器半导体技术
北京 海淀区
1.7-2.5万/月
集成电路IC设计经验不限硕士电路设计芯片设计电子半导体CadenceHspice
北京 海淀区
2-4万/月
集成电路IC设计3-5年硕士半导体技术电路设计CAD
北京 海淀区
3-5万/月
集成电路IC设计3-5年本科Verilog芯片设计
北京 海淀区