SOC芯片设计工程师(总线架构)
3.5-5万元/月
数字前端设计师5-10年本科高速总线协议5年以上数字前端设计经验SoCVerilog/System Verilog总线方向有数字前端设计师经验SOC设计
成都 双流区
集成电路设计工程师
2-2.5万元/月
数字前端设计师3-5年硕士SoCRISC-V高速接口量产经验英文读写能力Verilog/System VerilogPerl有数字前端设计师经验数模混合芯片ASIC高速总线协议VHDL5年以上数字前端设
西安 雁塔区
数字后端工程师(布局布线&顶层设计)
4-6万元/月
数字后端工程师5-10年本科有数字后端工程师经验7nm以下16nm-7nm5年以上数字后端工程师经验成功流片经验低功耗设计经验
成都 双流区
上拉加载更多


