职位详情
岗位职责:
1. 参与项目需求分析及产品整体架构设计;
2. 承担产品FPGA系统架构规划及接口逻辑、技术方案的设计工作;
3. 负责FPGA代码开发、算法仿真设计及现场调试工作;
4. 编写FPGA详细设计方案、测试计划等相关的技术文档;
5. 开展FPGA硬件层面的调试,确保功能与性能达标;
6. 协同完成模块联调测试及整机集成测试工作。
任职要求:
1. 本科及以上学历,电子、通信、计算机、自动化等相关专业;
2. 具备扎实的通信原理与硬件基础知识,掌握时序逻辑与组合逻辑电路设计方法;
3. 熟悉数字电路原理,具备良好的Verilog HDL编码习惯,熟练运用仿真、综合以及时序分析工具;
4. 精通FPGA器件资源及其应用方式,如PLL、RAM、DSP等,熟悉DDR、ADC、DAC、SerDes、I2C、SPI、UART、DDS、双口RAM等接口的实现与调试;
5. 具备FPGA系统方案设计能力,能够独立完成代码编写,具备较强的仿真排错和实板调试经验;
6. 对FPGA设计中的系统架构构建与功能模块划分有全面且深入的理解;
7. 在FPGA设计后期的全局优化、物理约束以及时序约束实施方面具有丰富实践经验;
8. 具备底层信号预处理或数字信号处理算法开发经验者优先;
9. 工作细致严谨,责任心强,具备良好的动手能力、学习能力和团队协作意识。
1. 参与项目需求分析及产品整体架构设计;
2. 承担产品FPGA系统架构规划及接口逻辑、技术方案的设计工作;
3. 负责FPGA代码开发、算法仿真设计及现场调试工作;
4. 编写FPGA详细设计方案、测试计划等相关的技术文档;
5. 开展FPGA硬件层面的调试,确保功能与性能达标;
6. 协同完成模块联调测试及整机集成测试工作。
任职要求:
1. 本科及以上学历,电子、通信、计算机、自动化等相关专业;
2. 具备扎实的通信原理与硬件基础知识,掌握时序逻辑与组合逻辑电路设计方法;
3. 熟悉数字电路原理,具备良好的Verilog HDL编码习惯,熟练运用仿真、综合以及时序分析工具;
4. 精通FPGA器件资源及其应用方式,如PLL、RAM、DSP等,熟悉DDR、ADC、DAC、SerDes、I2C、SPI、UART、DDS、双口RAM等接口的实现与调试;
5. 具备FPGA系统方案设计能力,能够独立完成代码编写,具备较强的仿真排错和实板调试经验;
6. 对FPGA设计中的系统架构构建与功能模块划分有全面且深入的理解;
7. 在FPGA设计后期的全局优化、物理约束以及时序约束实施方面具有丰富实践经验;
8. 具备底层信号预处理或数字信号处理算法开发经验者优先;
9. 工作细致严谨,责任心强,具备良好的动手能力、学习能力和团队协作意识。
2026-07-06 13:13
IP属地:河南安阳
职位福利
本科3-5年ISE时序约束HDL半导体综合工具

河南翔宇医疗设备股份有限公司
已上市 · 500-999人


鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >

附近适合您的职位
网络运营销售
3000-8000元/月
网络销售包吃五险1-2人经验不限大专基本坐班按单提成回款提成销售额提成TOCTOGTOB先进制造环保对企业/机构(To B)销售经验网络营销经验客户关系维护短视频/直播营销其他线上社区营销
洛阳 孟津区
驻马店驿城区招水电、装修木工、广告安装餐饮商铺120平左右水电改造石膏板隔断石膏板吊平顶,开孔装筒灯客
300-400元/天
水电工门头碳晶板铝塑板装修木工软膜广告安装护墙板1-2人
驻马店 驿城区2026年07月11日 00:40

轩女士
刚刚活跃




