杭州
职位详情
岗位职责：
参与 Xilinx Zynq 系列 FPGA/SoC 项目的开发、调试与验证。
使用 Verilog/VHDL 进行 FPGA 逻辑设计、仿真、综合、时序约束与板级调试。
配合完成 Zynq PS/PL 协同开发，包括 AXI 总线、DMA、中断、GPIO、UART、SPI、I2C 等接口调试。
参与 Vivado、Vitis/SDK 环境下的工程搭建、IP 集成和软硬件联调。
根据项目需求，协助完成传感器、ADC/DAC、通信接口、图像/信号处理等模块开发。
编写开发文档、测试记录和调试说明。
任职要求：
本科及以上学历，电子信息、通信、自动化、计算机、微电子等相关专业，应届生可投。
熟悉数字电路基础，了解 FPGA 开发流程。
掌握 Verilog 或 VHDL，能完成基础模块设计和仿真。
接触过 Xilinx/Zynq 平台，熟悉 Vivado 工具者优先。
了解 ARM、C 语言、裸机程序或嵌入式 Linux 基础者优先。
了解 STM32、UART、SPI、I2C、CAN、以太网等常见外设接口者优先。
有 FPGA 竞赛、课程设计、毕业设计、实验室项目或实习经验者优先。
学习能力强，愿意做底层调试，能接受硬件联调和问题定位工作。
参与 Xilinx Zynq 系列 FPGA/SoC 项目的开发、调试与验证。
使用 Verilog/VHDL 进行 FPGA 逻辑设计、仿真、综合、时序约束与板级调试。
配合完成 Zynq PS/PL 协同开发，包括 AXI 总线、DMA、中断、GPIO、UART、SPI、I2C 等接口调试。
参与 Vivado、Vitis/SDK 环境下的工程搭建、IP 集成和软硬件联调。
根据项目需求，协助完成传感器、ADC/DAC、通信接口、图像/信号处理等模块开发。
编写开发文档、测试记录和调试说明。
任职要求：
本科及以上学历，电子信息、通信、自动化、计算机、微电子等相关专业，应届生可投。
熟悉数字电路基础，了解 FPGA 开发流程。
掌握 Verilog 或 VHDL，能完成基础模块设计和仿真。
接触过 Xilinx/Zynq 平台，熟悉 Vivado 工具者优先。
了解 ARM、C 语言、裸机程序或嵌入式 Linux 基础者优先。
了解 STM32、UART、SPI、I2C、CAN、以太网等常见外设接口者优先。
有 FPGA 竞赛、课程设计、毕业设计、实验室项目或实习经验者优先。
学习能力强，愿意做底层调试，能接受硬件联调和问题定位工作。
2026-05-14 08:55
IP属地：浙江
杭州智音时代科技有限公司
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
