昌平区
职位详情
岗位职责：
1）负责红外热成像SoC芯片的FPGA架构设计、RTL开发及系统验证，完成从算法原型到FPGA SoC集成的全流程开发；
2）主导红外图像处理算法（非均匀性校正NUC、坏点补偿DPC、自动聚焦、自适应增强、伪彩映射等）在FPGA中的实时实现与优化；
3）设计SoC内部处理器（ARM Cortex/MicroBlaze/RISC-V）与FPGA逻辑协同工作的软硬件架构，完成AXI总线互联、DDR控制及系统调度；
4）实现高速视频接口（MIPI CSI-2/LVDS/GigE Vision/USB3.0等）的数据采集与传输逻辑，确保红外探测器原始数据的高吞吐率处理；
5）完成时序约束（SDC）、综合布局布线、静态时序分析（STA）及板级信号完整性调试，保障系统在宽温工业环境下的稳定性；
6）协同算法团队进行定点化优化、资源占用评估及功耗优化，支持产品从FPGA原型到ASIC芯片的平滑迁移。
任职要求：
1)电子工程、微电子、通信工程等相关专业，本科及以上学历，专业方向为电子工程、FPGA等相关专业，或具备软件与硬件复合背景的候选人；
2)精通Xilinx/AMD SoC FPGA开发流程（Vivado/Vitis/Quartus等），具备Zynq UltraScale+/Versal等平台开发经验；
3)扎实的SoC设计能力：掌握AXI4/AXI-Stream总线协议、跨时钟域（CDC）设计、低功耗设计方法学，具备DDR3/4控制器及PCIe/DMA开发经验；
4)深入理解红外热成像物理特性，熟悉14-bit/16-bit高精度图像数据处理流程，具备实时视频处理（≥60fps@640×512）的FPGA实现经验；
5)熟练掌握Verilog/SystemVerilog/VHDL，具备复杂状态机及流水线设计能力，熟练使用ModelSim/VCS等仿真工具；
6)具备嵌入式C/C++开发能力，能完成Linux/U-Boot驱动开发及PS-PL协同调试，熟悉OpenCV在嵌入式平台的部署优化；
7)良好的团队协作与沟通能力，能与算法、硬件、软件团队紧密配合；
8)强烈的责任心与严谨的逻辑思维，能保障工业级产品的稳定性。
1）负责红外热成像SoC芯片的FPGA架构设计、RTL开发及系统验证，完成从算法原型到FPGA SoC集成的全流程开发；
2）主导红外图像处理算法（非均匀性校正NUC、坏点补偿DPC、自动聚焦、自适应增强、伪彩映射等）在FPGA中的实时实现与优化；
3）设计SoC内部处理器（ARM Cortex/MicroBlaze/RISC-V）与FPGA逻辑协同工作的软硬件架构，完成AXI总线互联、DDR控制及系统调度；
4）实现高速视频接口（MIPI CSI-2/LVDS/GigE Vision/USB3.0等）的数据采集与传输逻辑，确保红外探测器原始数据的高吞吐率处理；
5）完成时序约束（SDC）、综合布局布线、静态时序分析（STA）及板级信号完整性调试，保障系统在宽温工业环境下的稳定性；
6）协同算法团队进行定点化优化、资源占用评估及功耗优化，支持产品从FPGA原型到ASIC芯片的平滑迁移。
任职要求：
1)电子工程、微电子、通信工程等相关专业，本科及以上学历，专业方向为电子工程、FPGA等相关专业，或具备软件与硬件复合背景的候选人；
2)精通Xilinx/AMD SoC FPGA开发流程（Vivado/Vitis/Quartus等），具备Zynq UltraScale+/Versal等平台开发经验；
3)扎实的SoC设计能力：掌握AXI4/AXI-Stream总线协议、跨时钟域（CDC）设计、低功耗设计方法学，具备DDR3/4控制器及PCIe/DMA开发经验；
4)深入理解红外热成像物理特性，熟悉14-bit/16-bit高精度图像数据处理流程，具备实时视频处理（≥60fps@640×512）的FPGA实现经验；
5)熟练掌握Verilog/SystemVerilog/VHDL，具备复杂状态机及流水线设计能力，熟练使用ModelSim/VCS等仿真工具；
6)具备嵌入式C/C++开发能力，能完成Linux/U-Boot驱动开发及PS-PL协同调试，熟悉OpenCV在嵌入式平台的部署优化；
7)良好的团队协作与沟通能力，能与算法、硬件、软件团队紧密配合；
8)强烈的责任心与严谨的逻辑思维，能保障工业级产品的稳定性。
2026-06-25 14:19
IP属地：北京
职位福利
本科3-5年计算机相关经验自动化相关经验FPGA开发/验证经验嵌入式开发能力FPGA开发流程芯片
北京海友共创技术有限公司
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
高级FPGA开发工程师
1.8-3万元/月
FPGA开发10年以上本科VHDLVerilog HDL电机控制光栅定位远程（以太网）固件升级1934总线模块
北京 昌平区
高级FPGA工程师（逻辑设计与开发）
2.2-3.5万元/月
FPGA开发10年以上硕士光栅定位远程（以太网）固件升级1934总线模块VHDLVerilog HDL电机控制
北京 昌平区
收藏职位
