武汉·洪山区
职位详情
岗位职责：
1. 依据系统架构方案，配合制定整机运行流程，牵头规划FPGA子系统工作流程；
2. 根据板卡功能需求，负责FPGA器件选型、技术方案设计及开发、仿真与调试工作；
3. 组织并带领工程师开展FPGA功能模块开发、模块集成、仿真验证与问题排查；
4. 结合整机性能与成本目标，实施系统级优化设计方案；
5. 统筹并指导硬件团队完成整机电路联调、故障分析与性能指标提升；
6. 按照FPGA开发规范，完善现有技术文档体系，确保资料完整性与可追溯性；
7. 带领团队完成产品技术资料的编制、整理与归档管理。
岗位要求：
1. 本科及以上学历，具备3年以上FPGA相关开发经验；
2. 熟练运用各类片上资源，具备资源与性能优化能力；
3. 精通VerilogHDL语言，掌握时序约束、时序分析与优化方法，熟悉FPGA设计开发全流程及仿真技术，具备独立编码、仿真与调试能力；
4. 具备DDR3/4、USB3.0、GigE、PCIe等接口的FPGA开发经验者优先考虑；
5. 有SoC架构下FPGA/ASIC设计经验，熟悉AXI总线协议者优先；
6. 具备良好的沟通协调能力，具有团队管理经验者优先。
1. 依据系统架构方案，配合制定整机运行流程，牵头规划FPGA子系统工作流程；
2. 根据板卡功能需求，负责FPGA器件选型、技术方案设计及开发、仿真与调试工作；
3. 组织并带领工程师开展FPGA功能模块开发、模块集成、仿真验证与问题排查；
4. 结合整机性能与成本目标，实施系统级优化设计方案；
5. 统筹并指导硬件团队完成整机电路联调、故障分析与性能指标提升；
6. 按照FPGA开发规范，完善现有技术文档体系，确保资料完整性与可追溯性；
7. 带领团队完成产品技术资料的编制、整理与归档管理。
岗位要求：
1. 本科及以上学历，具备3年以上FPGA相关开发经验；
2. 熟练运用各类片上资源，具备资源与性能优化能力；
3. 精通VerilogHDL语言，掌握时序约束、时序分析与优化方法，熟悉FPGA设计开发全流程及仿真技术，具备独立编码、仿真与调试能力；
4. 具备DDR3/4、USB3.0、GigE、PCIe等接口的FPGA开发经验者优先考虑；
5. 有SoC架构下FPGA/ASIC设计经验，熟悉AXI总线协议者优先；
6. 具备良好的沟通协调能力，具有团队管理经验者优先。
2026-05-14 13:57
IP属地：湖北武汉
职位福利
本科3-5年Verilog HDL
杭州长川科技股份有限公司
已上市 · 1000-9999人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
fpga开发工程师
1.5-2万元/月
FPGA开发3-5年本科微电子/电子工程相关专业VerilogFPGA开发/验证经验自动化相关经验UVM仿真经验英语读写能力良好
武汉 江夏区
先生 · 谱线科技7日内活跃
收藏职位
