苏州
职位详情
岗位职责
1. 负责CMOS芯片（模拟/射频/数模混合）的版图全流程设计工作，涵盖器件布局、整体规划及布线实施，重点关注信号完整性、电源完整性与寄生效应控制，有效避免串扰、衬底耦合等干扰问题。
2. 严格执行工艺设计规则（DRC），完成版图物理验证（DRC/LVS/ERC/天线效应/寄生提取），定位并解决验证中出现的各类版图异常，确保版图与电路原理图的一致性。
3. 与代工厂（Foundry）协作，核实PDK参数及工艺规范，处理版图与制造工艺之间的适配问题，提升版图可制造性，并配合完成流片前的签核确认与网表交付任务。
4. 开展版图寄生参数的提取与分析，联合前端设计人员优化布局布线方案，在寄生影响、芯片面积和性能之间实现合理平衡，支持芯片的持续迭代改进。
5. 编制版图设计说明文档、物理验证报告等技术资料，规范归档设计成果，协助开展专利申请及设计标准文件的编写工作。
6. 与前端电路、测试及工艺团队紧密协作，推动项目顺利进展，参与解决与版图相关的测试失效问题及量产过程中的良率瓶颈。
任职要求
1. 具备本科及以上学历，微电子、电子信息、集成电路设计等相关专业背景，掌握半导体器件原理、芯片物理实现流程及版图设计基础知识。
2. 熟练操作Cadence Virtuoso等主流版图设计工具，精通DRC/LVS/ERC等物理验证流程，能够独立承担中高端CMOS芯片的版图设计与验证任务。
3. 熟悉主流CMOS工艺节点（如RF CMOS/SOI等），了解PDK使用方法，深入理解工艺规则及寄生参数对电路性能的作用机制。
4. 拥有模拟/射频/数模混合信号芯片的版图设计实践经验，擅长匹配结构、高压模块或高频单元的布局设计与寄生优化。
5. 可完成版图寄生参数（RC/RLC）的分析工作，结合前端设计需求进行版图调整，具备一定的失效分析与问题定位能力。
6. 具备2-5年芯片版图全流程开发经验，有成功流片及量产项目经历者优先考虑，熟悉数模混合信号版图设计者更具优势。
1. 负责CMOS芯片（模拟/射频/数模混合）的版图全流程设计工作，涵盖器件布局、整体规划及布线实施，重点关注信号完整性、电源完整性与寄生效应控制，有效避免串扰、衬底耦合等干扰问题。
2. 严格执行工艺设计规则（DRC），完成版图物理验证（DRC/LVS/ERC/天线效应/寄生提取），定位并解决验证中出现的各类版图异常，确保版图与电路原理图的一致性。
3. 与代工厂（Foundry）协作，核实PDK参数及工艺规范，处理版图与制造工艺之间的适配问题，提升版图可制造性，并配合完成流片前的签核确认与网表交付任务。
4. 开展版图寄生参数的提取与分析，联合前端设计人员优化布局布线方案，在寄生影响、芯片面积和性能之间实现合理平衡，支持芯片的持续迭代改进。
5. 编制版图设计说明文档、物理验证报告等技术资料，规范归档设计成果，协助开展专利申请及设计标准文件的编写工作。
6. 与前端电路、测试及工艺团队紧密协作，推动项目顺利进展，参与解决与版图相关的测试失效问题及量产过程中的良率瓶颈。
任职要求
1. 具备本科及以上学历，微电子、电子信息、集成电路设计等相关专业背景，掌握半导体器件原理、芯片物理实现流程及版图设计基础知识。
2. 熟练操作Cadence Virtuoso等主流版图设计工具，精通DRC/LVS/ERC等物理验证流程，能够独立承担中高端CMOS芯片的版图设计与验证任务。
3. 熟悉主流CMOS工艺节点（如RF CMOS/SOI等），了解PDK使用方法，深入理解工艺规则及寄生参数对电路性能的作用机制。
4. 拥有模拟/射频/数模混合信号芯片的版图设计实践经验，擅长匹配结构、高压模块或高频单元的布局设计与寄生优化。
5. 可完成版图寄生参数（RC/RLC）的分析工作，结合前端设计需求进行版图调整，具备一定的失效分析与问题定位能力。
6. 具备2-5年芯片版图全流程开发经验，有成功流片及量产项目经历者优先考虑，熟悉数模混合信号版图设计者更具优势。
2026-04-09 08:22
IP属地：江苏苏州
职位福利
本科1-3年RF-SOI工艺
北京叁拾伍伽科技有限公司
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
