深圳·龙岗区
职位详情
岗位职责：
1、规划与设计：承担高速接口电路（如Serdes、Ucie、PCIe、DDR、HBM、以太网等）的IP层级架构设计与技术路线规划。
2、验证与测试：
1）、分析仿真与实测数据，定位并解决设计缺陷。
2）、主导芯片及板卡在系统应用中的稳定性、兼容性问题排查与优化。
3、文档撰写： 编写技术规格书、设计方案及测试策略文档。
4、团队协作： 与硬件、验证、后端等团队高效协同，保障项目顺利推进。
岗位要求：
1、工作经验：具有两款及以上芯片或IP的设计经历，具备芯片间或芯粒间高速接口成功流片的实际经验。
2、工作技能：
1）、掌握常见高速接口如Serdes/DDR/通用收发器的开发流程；熟练运用相关EDA工具，完成接口IP前后端设计，并可实现跨工艺迁移。
2）、具备系统级设计能力，能开展性能、功耗与成本的综合评估，识别技术风险并提出有效应对方案。
3）、深入理解高精度时钟电路的工作原理与调试方法，具备高性能PLL、CDR等关键模块的设计能力。
3、行业背景：有精密装备或高性能计算芯片领域背景者优先考虑。
1、规划与设计：承担高速接口电路（如Serdes、Ucie、PCIe、DDR、HBM、以太网等）的IP层级架构设计与技术路线规划。
2、验证与测试：
1）、分析仿真与实测数据，定位并解决设计缺陷。
2）、主导芯片及板卡在系统应用中的稳定性、兼容性问题排查与优化。
3、文档撰写： 编写技术规格书、设计方案及测试策略文档。
4、团队协作： 与硬件、验证、后端等团队高效协同，保障项目顺利推进。
岗位要求：
1、工作经验：具有两款及以上芯片或IP的设计经历，具备芯片间或芯粒间高速接口成功流片的实际经验。
2、工作技能：
1）、掌握常见高速接口如Serdes/DDR/通用收发器的开发流程；熟练运用相关EDA工具，完成接口IP前后端设计，并可实现跨工艺迁移。
2）、具备系统级设计能力，能开展性能、功耗与成本的综合评估，识别技术风险并提出有效应对方案。
3）、深入理解高精度时钟电路的工作原理与调试方法，具备高性能PLL、CDR等关键模块的设计能力。
3、行业背景：有精密装备或高性能计算芯片领域背景者优先考虑。
2026-05-15 12:05
IP属地：广东深圳
职位福利
学历不限经验不限数字前端设计数字芯片
深圳市新凯来技术有限公司
100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
