深圳·龙岗区
职位详情
岗位职责：
1. 主导大规模SoC芯片或先进工艺节点（如7nm及以下）的物理实现工作，负责顶层架构的布局规划，制定物理实现策略，提前识别并解决深亚微米工艺下的关键设计难题，包括信号完整性（SI）、低功耗设计（UPF/CPF）以及可制造性设计（DFM）等技术挑战
2. 深度参与或主导后端设计流程的优化与技术创新，运用TCL、Python、Perl等脚本语言开发自动化工具，提升设计效率与质量，攻克芯片后端在时序、功耗、信号完整性和物理验证等方面的复杂问题
3. 作为关键技术接口人，与前端设计、DFT（可测试性设计）、模拟混合信号（AMS）及封装团队高效协同，确保物理设计方案满足系统级性能目标。主导完成物理验证（DRC, LVS, ERC等），输出完整的设计文档，支撑芯片流片（Tape-out）及后续生产测试工作
任职要求：
1. 本科及以上学历，微电子、集成电路、电子工程等相关专业背景
2. 具备2年以上资深实践经验，有主导复杂SoC芯片在先进工艺（如7nm/5nm）成功流片的经历，能充分体现其技术主导能力与架构决策水平
3. 熟悉数字芯片物理实现全流程，掌握静态时序分析（STA）原理和低功耗设计方法。深入理解半导体器件物理及深亚微米工艺带来的设计挑战（如SI、PVT变异等），对芯片系统级设计（如跨时钟域、电源域）具备深刻认知，能够进行前瞻性技术布局，预判并化解跨领域技术风险
4. 熟练操作主流EDA工具，如Synopsys的Fusion Compiler, IC Compiler II, PrimeTime；Cadence的Innovus, Tempus等。熟练掌握TCL、Shell、Python中至少一种脚本语言，用于流程自动化与调试分析。具备优秀的脚本开发能力以持续优化设计流程，并对EDA工具底层机制有深入理解，能够完成工具选型与评估
5. 具备出色的分析与解决问题能力，责任心强，善于团队协作与沟通。拥有技术规划、决策判断和技术影响力，能清晰表达技术方案，推动跨职能团队协作，同时具备指导和培养团队成员的能力
1. 主导大规模SoC芯片或先进工艺节点（如7nm及以下）的物理实现工作，负责顶层架构的布局规划，制定物理实现策略，提前识别并解决深亚微米工艺下的关键设计难题，包括信号完整性（SI）、低功耗设计（UPF/CPF）以及可制造性设计（DFM）等技术挑战
2. 深度参与或主导后端设计流程的优化与技术创新，运用TCL、Python、Perl等脚本语言开发自动化工具，提升设计效率与质量，攻克芯片后端在时序、功耗、信号完整性和物理验证等方面的复杂问题
3. 作为关键技术接口人，与前端设计、DFT（可测试性设计）、模拟混合信号（AMS）及封装团队高效协同，确保物理设计方案满足系统级性能目标。主导完成物理验证（DRC, LVS, ERC等），输出完整的设计文档，支撑芯片流片（Tape-out）及后续生产测试工作
任职要求：
1. 本科及以上学历，微电子、集成电路、电子工程等相关专业背景
2. 具备2年以上资深实践经验，有主导复杂SoC芯片在先进工艺（如7nm/5nm）成功流片的经历，能充分体现其技术主导能力与架构决策水平
3. 熟悉数字芯片物理实现全流程，掌握静态时序分析（STA）原理和低功耗设计方法。深入理解半导体器件物理及深亚微米工艺带来的设计挑战（如SI、PVT变异等），对芯片系统级设计（如跨时钟域、电源域）具备深刻认知，能够进行前瞻性技术布局，预判并化解跨领域技术风险
4. 熟练操作主流EDA工具，如Synopsys的Fusion Compiler, IC Compiler II, PrimeTime；Cadence的Innovus, Tempus等。熟练掌握TCL、Shell、Python中至少一种脚本语言，用于流程自动化与调试分析。具备优秀的脚本开发能力以持续优化设计流程，并对EDA工具底层机制有深入理解，能够完成工具选型与评估
5. 具备出色的分析与解决问题能力，责任心强，善于团队协作与沟通。拥有技术规划、决策判断和技术影响力，能清晰表达技术方案，推动跨职能团队协作，同时具备指导和培养团队成员的能力
2026-02-24 11:54
IP属地：广东深圳
职位福利
本科1-3年数字后端设计
成都佳伊聘科技有限公司
不需要融资 · 20-99人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
芯片后端工程师
2.5-5万元/月
数字后端工程师经验不限本科数字后端设计数字后端验证Verilog HDLMakefileVHDLPythonC语言PerlTCLShell
深圳 龙岗区
收藏职位
