成都·郫都区
职位详情
【岗位职责】:
1、负责芯片架构、子系统设计/分析/功能规格定义;
2、负责相关模块的RTL开发与子系统集成
3、协同各团队完成IP/子系统的PPA优化
4、协助中后端设计团队完成IP/子系统的物理实现
5、协助编译器、固件、算子等软件开发与优化
6、支持芯片回片后的测试、性能功耗优化等工作
7、领导交办的其他事宜。
【任职要求】:
1、计算机、电子、通信等相关专业,本科及以上学历
2、1-3年及以上IC/Soc/npu设计经验,有过多次成功的流片经验优先
3、熟悉RISC-V或ARM等架构的处理器构成,了解GPU或NPU等专用并行运算架构者优先
4、熟悉Verilog,SystemVerilog,SoC架构、时钟架构、功耗优化,有PPA优化经验,
5、熟悉总线协议(AMBA/SPI/UART/DMA)、高性能计算架构(SIMT/Vector/SIMD/DSP等)者优先
6、具有较强的逻辑思维能力、良好的沟通能力和一定的团队协调能力
7、认真踏实,有责任心,工作积极主动,具有服务精神。
【薪酬福利】:
薪资open+五险一金+带薪年假+员工体检+生日补贴+过节礼品+结婚津贴+团建聚餐+下午茶等。
【氛围融洽】:
团队年轻,领导nice,学习氛围浓,发展平台好。
1、负责芯片架构、子系统设计/分析/功能规格定义;
2、负责相关模块的RTL开发与子系统集成
3、协同各团队完成IP/子系统的PPA优化
4、协助中后端设计团队完成IP/子系统的物理实现
5、协助编译器、固件、算子等软件开发与优化
6、支持芯片回片后的测试、性能功耗优化等工作
7、领导交办的其他事宜。
【任职要求】:
1、计算机、电子、通信等相关专业,本科及以上学历
2、1-3年及以上IC/Soc/npu设计经验,有过多次成功的流片经验优先
3、熟悉RISC-V或ARM等架构的处理器构成,了解GPU或NPU等专用并行运算架构者优先
4、熟悉Verilog,SystemVerilog,SoC架构、时钟架构、功耗优化,有PPA优化经验,
5、熟悉总线协议(AMBA/SPI/UART/DMA)、高性能计算架构(SIMT/Vector/SIMD/DSP等)者优先
6、具有较强的逻辑思维能力、良好的沟通能力和一定的团队协调能力
7、认真踏实,有责任心,工作积极主动,具有服务精神。
【薪酬福利】:
薪资open+五险一金+带薪年假+员工体检+生日补贴+过节礼品+结婚津贴+团建聚餐+下午茶等。
【氛围融洽】:
团队年轻,领导nice,学习氛围浓,发展平台好。
2026-06-26 12:40
IP属地：四川成都
职位福利
本科1-3年数默混合芯片ASIC高速总线协议1-3年数字前端设计经验RISC-V
智源匠芯科技（成都）有限公司
天使轮 · 20-99人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
