深圳·南山区
职位详情
工作地点广州/上海/深圳/西安。可以根据个人情况选择
岗位职责:
一、SerDes/IP验证架构设计
1) 负责高速SerDes(如PCle/USB/DDR/以太网等)数字模块的验证策略制定，搭建基于UVM的模块级/系统级验证环境。
2) 开发可重用的验证组件(VIP)、断言(Assertion)及覆盖率模型，实现验证自动化。
二、RTL功能验证
1) 执行定向测试和随机约束测试，覆盖SerDes关键功能(如均衡器、时钟数据恢复CDR、编解码等)。
2) 分析时序收敛、功耗与性能相关的数字逻辑问题，协同设计团队优化RTL。
三、混合信号协同验证
1) 配合模拟团队完成数模混合仿真(Mixed-SignalSimulation)，验证SerDes整体功能与性能指标。
2) 支持芯片级验证，参与硅后调试与问题根因分析。
四、技术文档与流程优化
1) 编写验证计划、测试报告及技术文档，主导验证评审。
2) 探索先进验证方法学(如FormalVerification)，提升验证效率与覆盖率。
任职要求:
一、专业技能
1) 4年以上数字验证经验，精通UVM/SystemVerilog，有SerDes、高速接口IP(如PCle5.0/6.0、112GPAM4)验证经验者优先。
2) 熟悉SerDes数字信号处理算法(如DFE/FFE均衡、时钟恢复)及通信协议(IEEEJEDEC标准)。
3) 掌握混合信号验证流程(如VCS-AMS、Verilog-AMS)，了解SPICE仿真基础。
4) 熟练使用Verilog/VHDL、Python/Perl/Tcl等脚本语言。
二、工具与平台
1) 熟练使用VCS/Xcelium、Verdi、Questa等EDA工具，熟悉Coverage-Driven验证方法。
2) 有FPGA原型验证或Emulation(如Palladium/Zebu)经验者加分。
三、软性要求
1) 良好的英文文献阅读能力，能独立分析技术需求。
2) 团队协作意识强，适应跨职能(设计/测试/应用)沟通。三、加分项
1) 熟悉DDR/LPDDR、MIPI等接口协议或相关IP验证经验。2)有tape-out成功经验或高速SerDes(56Gbps)项目经历。
岗位职责:
一、SerDes/IP验证架构设计
1) 负责高速SerDes(如PCle/USB/DDR/以太网等)数字模块的验证策略制定，搭建基于UVM的模块级/系统级验证环境。
2) 开发可重用的验证组件(VIP)、断言(Assertion)及覆盖率模型，实现验证自动化。
二、RTL功能验证
1) 执行定向测试和随机约束测试，覆盖SerDes关键功能(如均衡器、时钟数据恢复CDR、编解码等)。
2) 分析时序收敛、功耗与性能相关的数字逻辑问题，协同设计团队优化RTL。
三、混合信号协同验证
1) 配合模拟团队完成数模混合仿真(Mixed-SignalSimulation)，验证SerDes整体功能与性能指标。
2) 支持芯片级验证，参与硅后调试与问题根因分析。
四、技术文档与流程优化
1) 编写验证计划、测试报告及技术文档，主导验证评审。
2) 探索先进验证方法学(如FormalVerification)，提升验证效率与覆盖率。
任职要求:
一、专业技能
1) 4年以上数字验证经验，精通UVM/SystemVerilog，有SerDes、高速接口IP(如PCle5.0/6.0、112GPAM4)验证经验者优先。
2) 熟悉SerDes数字信号处理算法(如DFE/FFE均衡、时钟恢复)及通信协议(IEEEJEDEC标准)。
3) 掌握混合信号验证流程(如VCS-AMS、Verilog-AMS)，了解SPICE仿真基础。
4) 熟练使用Verilog/VHDL、Python/Perl/Tcl等脚本语言。
二、工具与平台
1) 熟练使用VCS/Xcelium、Verdi、Questa等EDA工具，熟悉Coverage-Driven验证方法。
2) 有FPGA原型验证或Emulation(如Palladium/Zebu)经验者加分。
三、软性要求
1) 良好的英文文献阅读能力，能独立分析技术需求。
2) 团队协作意识强，适应跨职能(设计/测试/应用)沟通。三、加分项
1) 熟悉DDR/LPDDR、MIPI等接口协议或相关IP验证经验。2)有tape-out成功经验或高速SerDes(56Gbps)项目经历。
2026-07-04 14:55
IP属地：广东
职位福利
硕士3-5年
深圳市速芯半导体有限公司
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
