成都·武侯区
职位详情
岗位职责：
1. 根据产品需求与芯片规格，设计完整的仿真与原型验证方案，保障项目软硬件测试的顺利开展。
2. 搭建面向高性能AI加速类芯片的仿真平台，完成RTL迁移、模型开发与系统集成，实现SoC向原型验证平台的移植。
3. 调试仿真平台常用接口，主导各类低速接口如UART/IIC/SPI等的初始化工作，以及高速接口如PCIe/USB/LPDDR等的调试支持。
4. 构建仿真平台流程体系，编写自动化脚本，执行综合、时序约束优化、版本发布及问题定位等相关工作。
5. 维护仿真系统运行环境，确保平台稳定性，协助验证和软件团队在仿真/FPGA平台上的测试任务。
6. 参与平台内部组件的调试，包括CPU启动过程、总线访问等功能模块的问题排查与支持。
任职要求：
1．熟练掌握至少一种主流仿真平台，例如Cadence Palladium、Veloce或HAPS等原型验证系统。
2．了解常见仿真/FPGA平台及其配套工具链，熟悉时序约束设置与bitfile生成流程。
3．掌握PCIe/USB/LPDDR等典型接口协议规范，具备AVIP模块集成、使用及调试的实际经验。
4．具备Verilog/SystemVerilog语言基础，能够进行模块级开发与验证支持。
5．掌握Python、Makefile等至少一种脚本语言，具备一定自动化处理能力。
6．具有良好的沟通协作意识，能在跨职能团队中高效协同，具备较强的学习能力和技术攻坚能力，能快速适应新技术与项目挑战。
1. 根据产品需求与芯片规格，设计完整的仿真与原型验证方案，保障项目软硬件测试的顺利开展。
2. 搭建面向高性能AI加速类芯片的仿真平台，完成RTL迁移、模型开发与系统集成，实现SoC向原型验证平台的移植。
3. 调试仿真平台常用接口，主导各类低速接口如UART/IIC/SPI等的初始化工作，以及高速接口如PCIe/USB/LPDDR等的调试支持。
4. 构建仿真平台流程体系，编写自动化脚本，执行综合、时序约束优化、版本发布及问题定位等相关工作。
5. 维护仿真系统运行环境，确保平台稳定性，协助验证和软件团队在仿真/FPGA平台上的测试任务。
6. 参与平台内部组件的调试，包括CPU启动过程、总线访问等功能模块的问题排查与支持。
任职要求：
1．熟练掌握至少一种主流仿真平台，例如Cadence Palladium、Veloce或HAPS等原型验证系统。
2．了解常见仿真/FPGA平台及其配套工具链，熟悉时序约束设置与bitfile生成流程。
3．掌握PCIe/USB/LPDDR等典型接口协议规范，具备AVIP模块集成、使用及调试的实际经验。
4．具备Verilog/SystemVerilog语言基础，能够进行模块级开发与验证支持。
5．掌握Python、Makefile等至少一种脚本语言，具备一定自动化处理能力。
6．具有良好的沟通协作意识，能在跨职能团队中高效协同，具备较强的学习能力和技术攻坚能力，能快速适应新技术与项目挑战。
2026-08-23 15:26
IP属地：四川成都
职位福利
本科5-10年Verilog单片机开发Cadence
智辰半导体（深圳）有限公司
天使轮 · 100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
