下载鱼泡直聘APP, 求职招聘快人一步！
打开APP
南京·江宁区
职位详情
岗位职责
1. 承担SOC芯片的前端设计任务，涵盖IP选型评估、IP集成、总线架构设计以及时钟系统规划等内容；
2. 负责模块级微架构与逻辑设计，开展模块代码的PPA分析及性能优化工作；
3. 配合验证团队制定并执行验证方案，定位并修复设计中的问题；
4. 参与FPGA平台的系统验证与测试，协同完成软硬件联合调试工作。
任职要求
1. 计算机、电子、通信等相关专业背景，具备三年以上相关领域工作经验；
2. 精通Verilog语言进行逻辑设计，掌握数字电路调试方法，熟悉SOC芯片开发流程，熟练运用VCS、Spyglass、DC等主流设计工具；
3. 具备计算机体系结构基础知识，有ARM或RISC-V系统架构经验者优先考虑；
4. 熟悉AMBA总线协议，具备NOC/NIC相关开发与集成经验者优先；
5. 了解DDR、Nor Flash、Nand Flash等存储器件，具有实际开发集成经验者优先；
6. 掌握Ethernet、PCIe、USB、SPI、UART、IIC等常用接口协议，有相关开发经历者优先；
7. 具备FPGA调试实践经验者优先。
上海/南京均设有办公地点，候选人可结合个人情况自主选择。诚邀资深工程师加入，薪资待遇可面谈。
1. 承担SOC芯片的前端设计任务，涵盖IP选型评估、IP集成、总线架构设计以及时钟系统规划等内容；
2. 负责模块级微架构与逻辑设计，开展模块代码的PPA分析及性能优化工作；
3. 配合验证团队制定并执行验证方案，定位并修复设计中的问题；
4. 参与FPGA平台的系统验证与测试，协同完成软硬件联合调试工作。
任职要求
1. 计算机、电子、通信等相关专业背景，具备三年以上相关领域工作经验；
2. 精通Verilog语言进行逻辑设计，掌握数字电路调试方法，熟悉SOC芯片开发流程，熟练运用VCS、Spyglass、DC等主流设计工具；
3. 具备计算机体系结构基础知识，有ARM或RISC-V系统架构经验者优先考虑；
4. 熟悉AMBA总线协议，具备NOC/NIC相关开发与集成经验者优先；
5. 了解DDR、Nor Flash、Nand Flash等存储器件，具有实际开发集成经验者优先；
6. 掌握Ethernet、PCIe、USB、SPI、UART、IIC等常用接口协议，有相关开发经历者优先；
7. 具备FPGA调试实践经验者优先。
上海/南京均设有办公地点，候选人可结合个人情况自主选择。诚邀资深工程师加入，薪资待遇可面谈。
2026-11-01 13:47
IP属地：江苏南京
职位福利
本科3-5年DSPSoCRISC-V3-5年数字前端设计经验成功流片经验有数字前端设计师经验Python
九天芯微（上海）科技有限公司
天使轮 · 20-99人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
3-5万/月
数字前端设计师5-10年硕士高速总线协议5年以上数字前端设计经验前端EDA工具RISC-V高速接口量产经验英文读写能力PerlVerilog/System Verilog成功流片经验有数字前端设计师经验ARM
南京
2.5-3.5万/月
数字前端设计师1-3年本科1-3年数字前端设计经验前端EDA工具RISC-VCPUVerilog/System Verilog成功流片经验有数字前端设计师经验GPU
南京
2-4万/月
数字前端设计师经验不限本科ASIC1-3年数字前端设计经验5年以上数字前端设计经验FPGASoC接受无数字前端设计师经验3-5年数字前端设计经验CPU1年以内数字前端设计经验Verilog/System Verilog有数字前端设计师经验GPU
南京
2-4万/月
数字前端设计师5-10年本科SoC高速接口Verilog/System Verilog有数字前端设计师经验ASIC高速总线协议Shell5年以上数字前端设计经验3-5年数字前端设计经验成功流片经验ARMTCLPython
南京
3.5-6.5万/月
数字前端设计师5-10年本科5年以上数字前端设计经验SoC量产经验Verilog/System Verilog成功流片经验有数字前端设计师经验
南京
3-5万/月
数字前端设计师3-5年本科ASICVHDL1-3年数字前端设计经验FPGA前端EDA工具3-5年数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARM
苏州
收藏职位
