数字后端开发工程师

2-3.5万元/月

成都·郫都区

苟女士

已实名

企业认证

成都涌智科技有限公司

职位详情

数字后端工程师

招聘数字后端PD
负责数字芯片从RTL到GDSII的物理实现工作，涵盖逻辑综合、布局规划（FloorPlan）、时钟树综合（CTS）、布线优化（Place & Route）、时序收敛（STA）、功耗分析（IR Drop/EM）以及物理验证（DRC/LVS）等关键步骤

与前端设计团队紧密配合，完成时序约束（SDC）制定及功能验证任务，保障芯片在性能、面积和功耗（PPA）方面满足设计目标

具备先进工艺节点PD经验者优先，熟悉28nm及以下工艺（如12nm、7nm等），能够针对先进工艺优化设计流程，有效应对信号完整性（SI）、电压降（IR Drop）等技术挑战

承担流程开发与自动化建设，编写并维护Tcl/Perl/Python脚本，提升布局布线、数据提取及验证环节的自动化水平与执行效率

参与芯片级整体版图设计，协同DFT、模拟版图团队推进版图规划与联合验证工作

主导或协助完成技术文档输出，包括设计报告、验证规范及工艺反馈文档

教育背景：微电子、电子工程、计算机科学或相关专业硕士及以上学历，特别优秀者可放宽至本科学历
专业技能：熟练掌握数字后端全流程工具链（如Synopsys IC Compiler、Cadence Innovus、Calibre等），精通PrimeTime进行时序分析，熟练运用Tcl/Shell脚本编程，具备Perl/Python开发能力者优先；了解UPF低功耗设计流程，熟悉先进工艺设计规则（如FinFET等）
经验要求：3年以上数字后端设计工作经验，至少完整参与过1个成功流片项目，熟悉芯片级集成与模块级物理实现，有复杂SoC设计经验（如CPU/GPU/AI芯片）者优先
软性能力：具备出色的逻辑思维与抗压能力，能适应高节奏的流片周期
具备良好的沟通表达能力及跨部门协作意识

加分项：
1. 熟悉DFT设计内容（如Scan Chain、MBIST）及相关测试方案制定
2. 具备高速通信类芯片项目经验

2026-08-18 14:04

IP属地：四川成都

职位福利

硕士3-5年3-5年数字后端工程师经验后端EDA工具半导体量产经验英语读写能力5年以上数字后端工程师经验低功耗设计经验先进工艺1-3年数字后端工程师经验PD有数字后端工程师经验7nm以下1