闵行区
职位详情
1) 运用仿真验证工具开展FPGA设计的验证任务；
2) 执行FPGA设计的静态时序分析、编码规范检查、逻辑等价性验证及跨时钟域分析；
3) 协同制定验证方案，撰写测试激励代码，完成验证相关技术文档的编写；
4) 构建验证平台，开发并运行测试用例。
任职要求：
1) 精通Verilog/System Verilog/VHDL/Tcl等语言，熟悉Modelsim、Vivado、ISE等EDA工具；
2) 电子、通信、计算机、自动化控制、集成电路等相关专业背景；
3) 具备较强的故障定位与解决能力，具备良好的技术文档撰写习惯；
4) 具备良好的表达与协作能力，工作态度严谨认真，专注细致；
5) 具备FPGA验证实践经验者优先考虑；
6) 学历要求：本科及以上。
2) 执行FPGA设计的静态时序分析、编码规范检查、逻辑等价性验证及跨时钟域分析；
3) 协同制定验证方案，撰写测试激励代码，完成验证相关技术文档的编写；
4) 构建验证平台，开发并运行测试用例。
任职要求：
1) 精通Verilog/System Verilog/VHDL/Tcl等语言，熟悉Modelsim、Vivado、ISE等EDA工具；
2) 电子、通信、计算机、自动化控制、集成电路等相关专业背景；
3) 具备较强的故障定位与解决能力，具备良好的技术文档撰写习惯；
4) 具备良好的表达与协作能力，工作态度严谨认真，专注细致；
5) 具备FPGA验证实践经验者优先考虑；
6) 学历要求：本科及以上。
2026-09-09 13:28
IP属地：上海
职位福利
本科3-5年
德科信息有限公司
不需要融资 · 1000-9999人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
2.5-4万/月
FPGA开发3-5年硕士VHDLVivadoVerilogPCIe开发经验FPGA开发/验证经验计算机相关经验算法设计经验ModelSim自动化相关经验MATLAB
上海 闵行区
2-4万/月
FPGA开发3-5年硕士VHDLVivadoVerilogPCIe开发经验FPGA开发/验证经验计算机相关经验算法设计经验ModelSim自动化相关经验MATLAB
上海 闵行区
收藏职位
