搜索
登录注册

职位详情

工作职责:
1、规划SOC芯片的FPGA原型开发方案,包含器件选型等相关工作;
2、搭建FPGA原型验证环境,实现ASIC向FPGA的RTL代码迁移与系统整合;
3、执行FPGA的仿真与调试任务,并配合软硬件团队进行故障排查及功能验证;
4、参与SOC芯片部分IP模块的RTL层级设计工作

任职资格:
1、掌握FPGA开发及原型验证流程;
2、熟练操作EDA工具链,如Vivado、Synplify、VCS等;
3、精通Verilog/SystemVerilog编程语言;
4、电子、计算机等相关专业本科及以上学历;
5、具备Xilinx器件架构经验者优先考虑
2026-05-15 14:17
IP属地:北京

职位福利

本科1-3年Verilog系统集成技术FPGA开发射频开发电路设计芯片设计
企业发布信息图
北京中科昊芯科技有限公司
A轮 · 20-99人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >
下载鱼泡直聘APP

附近适合您的职位

集成电路IC设计
2-4万元/月
集成电路IC设计5-10年硕士半导体技术芯片设计Spectre高速信号电路DRAM
北京 海淀区
CPU设计工程师
3-5万元/月
集成电路IC设计3-5年本科Verilog芯片设计
北京 海淀区
集成电路IC设计
1.3-2.3万元/月
集成电路IC设计1-3年本科NPU
北京 海淀区
张女士 · 远浪5日内活跃
模拟IC设计工程师
2-4万元/月
集成电路IC设计3-5年硕士半导体技术电路设计CAD
北京 海淀区
模拟AE工程师
1-1.5万元/月
集成电路IC设计3-5年本科C++电路设计放大器信号发生器示波器半导体技术
北京 海淀区
集成电路设计工程师
2-4万元/月
集成电路IC设计5-10年硕士半导体技术芯片设计Spectre高速信号电路DRAM
北京 海淀区
CPU架构设计工程师
3-5万元/月
集成电路IC设计3-5年本科Verilog芯片设计
北京 海淀区
模拟集成电路设计工程师
2-4万元/月
集成电路IC设计3-5年硕士半导体技术电路设计CAD
北京 海淀区
芯片项目经理
6-6.5万元/月
集成电路IC设计5-10年硕士
北京 海淀区