长沙·开福区
职位详情
岗位职责：
1. 参与数字芯片前端设计流程，承担模块级及系统级验证任务。
2. 制定验证方案，构建测试平台（Testbench），开发测试用例（Testcase）。
3. 运用仿真工具开展调试工作，分析波形数据，定位问题并协同解决。
4. 撰写并持续更新验证相关技术文档。
5. 与设计团队密切配合，保障芯片设计功能的正确实现。
任职要求：
本科及以上学历，电子、计算机科学、通信等EECS相关专业（非相关专业请勿投递）。
熟练掌握 Verilog HDL 语言，具备数字电路设计或验证经验。
熟悉或精通数字IC前端设计流程及验证方法学（如UVM、SystemVerilog）者优先考虑。
熟悉主流EDA仿真工具（如VCS, NC-Verilog, ModelSim等）者优先考虑。
具有强烈的责任意识和严谨的工作作风，具备良好的主动性和独立分析解决问题的能力。
1. 参与数字芯片前端设计流程，承担模块级及系统级验证任务。
2. 制定验证方案，构建测试平台（Testbench），开发测试用例（Testcase）。
3. 运用仿真工具开展调试工作，分析波形数据，定位问题并协同解决。
4. 撰写并持续更新验证相关技术文档。
5. 与设计团队密切配合，保障芯片设计功能的正确实现。
任职要求：
本科及以上学历，电子、计算机科学、通信等EECS相关专业（非相关专业请勿投递）。
熟练掌握 Verilog HDL 语言，具备数字电路设计或验证经验。
熟悉或精通数字IC前端设计流程及验证方法学（如UVM、SystemVerilog）者优先考虑。
熟悉主流EDA仿真工具（如VCS, NC-Verilog, ModelSim等）者优先考虑。
具有强烈的责任意识和严谨的工作作风，具备良好的主动性和独立分析解决问题的能力。
2026-09-25 14:43
IP属地：湖南长沙
职位福利
本科1-3年C++C语言Verilog
长沙研复微电子科技有限公司
0-20人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
