职位详情
【岗位职责】
1、承担 Flash 存储芯片中数字模块的电路实现与验证工作;
2、参与全定制数字电路(如译码器、状态机、时序逻辑等)的设计、仿真及版图协同设计;
3、基于 Cadence 平台完成电路设计、后仿真及性能调优;
4、配合开展版图验证(DRC/LVS)、后仿真评估以及芯片流片相关支持任务。
【任职要求】
1、掌握数字电路基本原理(包括组合逻辑、时序逻辑、状态机等);
2、熟练使用 Verilog HDL,可独立完成中小规模数字模块的代码编写与功能验证;
3、具备基础模拟电路知识,能够理解晶体管层级的数字门电路结构(如反相器、触发器、锁存器);
4、熟悉 Cadence Virtuoso、HSPICE 或 Spectre 等 EDA 工具者优先考虑;
5、具有扎实的电路理论功底,逻辑思维清晰,学习能力强;
6、具备良好的沟通表达能力与团队合作意识,热爱 IC 设计工作。
【加分项】
1、在校期间参与过全定制数字电路设计项目(如寄存器阵列、译码器、时序电路等);
2、了解版图设计约束(如布局布线、门延迟、时钟树等);
3、熟悉 SRAM / Flash 或混合信号芯片设计流程者优先;
4、具备 Python / SKILL 脚本开发经验者优先(可用于设计自动化)。
1、承担 Flash 存储芯片中数字模块的电路实现与验证工作;
2、参与全定制数字电路(如译码器、状态机、时序逻辑等)的设计、仿真及版图协同设计;
3、基于 Cadence 平台完成电路设计、后仿真及性能调优;
4、配合开展版图验证(DRC/LVS)、后仿真评估以及芯片流片相关支持任务。
【任职要求】
1、掌握数字电路基本原理(包括组合逻辑、时序逻辑、状态机等);
2、熟练使用 Verilog HDL,可独立完成中小规模数字模块的代码编写与功能验证;
3、具备基础模拟电路知识,能够理解晶体管层级的数字门电路结构(如反相器、触发器、锁存器);
4、熟悉 Cadence Virtuoso、HSPICE 或 Spectre 等 EDA 工具者优先考虑;
5、具有扎实的电路理论功底,逻辑思维清晰,学习能力强;
6、具备良好的沟通表达能力与团队合作意识,热爱 IC 设计工作。
【加分项】
1、在校期间参与过全定制数字电路设计项目(如寄存器阵列、译码器、时序电路等);
2、了解版图设计约束(如布局布线、门延迟、时钟树等);
3、熟悉 SRAM / Flash 或混合信号芯片设计流程者优先;
4、具备 Python / SKILL 脚本开发经验者优先(可用于设计自动化)。
2026-07-01 14:47
IP属地:广东珠海
职位福利
硕士1-3年1年以内数字前端设计经验有数字前端设计师经验Python

珠海创飞芯科技有限公司
A轮 · 20-99人

工作地址

鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为,请立即向鱼泡直聘投诉举报投诉举报 >

附近适合您的职位
数字设计师
2.3-2.5万元/月
数字前端设计师3-5年硕士有数字前端设计师经验SoC成功流片经验ARM3-5年数字前端设计经验Verilog/System VerilogVHDLC/C++Shell
珠海 香洲区
SoC设计工程师
2-4万元/月
数字前端设计师3-5年硕士高速总线协议SoCRISC-V3-5年数字前端设计经验Verilog/System Verilog成功流片经验有数字前端设计师经验
深圳 福田区
数字电路IC设计工程师【显示芯片】
5-8万元/月
数字前端设计师10年以上硕士数模混合芯片VHDLSoC前端EDA工具3-5年数字前端设计经验Verilog/System Verilog有数字前端设计师经验ARMPython
深圳 南山区






