海淀区
职位详情
一、职责描述：
1、 承担全定制电路的设计工作，涵盖高速信号通路、高速IO接口以及时钟架构的开发；
2、 负责相关电路的版图规划与设计支持，提升高速信号传输性能；
3、 开展高速接口时序的验证与调优；
4、 主导芯片高速模块的数模混合仿真、结果分析及问题定位与解决；
5、 完成上级安排的其他工作任务。
二、任职要求：
1、 具备微电子或电子工程等相关专业硕士及以上学位；
2、 掌握混合信号、模拟电路或数字集成电路设计方法，了解工艺制程与版图设计基础；
3、 熟悉模拟及定制化电路设计流程，能够熟练使用Spectre、Hspice等EDA工具；
4、 具备高速接口设计背景者优先考虑，如DRAM PHY、NAND PHY、PLL、DLL、SerDes、CDR、HDMI、USB、MIPI等方向；
5、 了解DDR4/5协议内容，有DRAM相关设计或测试经历者优先；
6、 具备DFE/CTLE/EQ设计经验者优先。
1、 承担全定制电路的设计工作，涵盖高速信号通路、高速IO接口以及时钟架构的开发；
2、 负责相关电路的版图规划与设计支持，提升高速信号传输性能；
3、 开展高速接口时序的验证与调优；
4、 主导芯片高速模块的数模混合仿真、结果分析及问题定位与解决；
5、 完成上级安排的其他工作任务。
二、任职要求：
1、 具备微电子或电子工程等相关专业硕士及以上学位；
2、 掌握混合信号、模拟电路或数字集成电路设计方法，了解工艺制程与版图设计基础；
3、 熟悉模拟及定制化电路设计流程，能够熟练使用Spectre、Hspice等EDA工具；
4、 具备高速接口设计背景者优先考虑，如DRAM PHY、NAND PHY、PLL、DLL、SerDes、CDR、HDMI、USB、MIPI等方向；
5、 了解DDR4/5协议内容，有DRAM相关设计或测试经历者优先；
6、 具备DFE/CTLE/EQ设计经验者优先。
2026-06-15 14:11
IP属地：北京
职位福利
硕士3-5年高速IOdatapathDRAM PHY
新存科技(武汉)有限责任公司
100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
