下载鱼泡直聘APP, 求职招聘快人一步！
打开APP
浦东新区
职位详情
主要职责：
1.负责EDA工具的开发与日常维护，保障流程稳定高效。
2.协同设计团队，定位并解决设计流程中的技术难点与效率瓶颈。
3.评估并提升EDA工具运行性能，确保满足项目设计需求和交付周期。
4.跟踪研究新型EDA技术发展方向，探索机器学习与人工智能在电子设计自动化中的实际应用。
岗位要求：
1.具备电子工程、计算机科学或相关专业本科及以上学历。
2.拥有3至5年EDA工具研发、集成电路设计或相关方向工作经验。
3.掌握至少一款主流EDA工具，如Cadence、Synopsys、MentorGraphics等。
4.熟练使用C/C++、Python等编程语言进行软件开发。
5.熟悉Verilog或VHDL等硬件描述语言。
6.了解FPGA与ASIC的设计实现流程。
7.具备独立分析问题的能力，同时拥有良好的团队协作与沟通技巧。
8.有逻辑综合相关背景者将被优先考虑。
具备以下逻辑综合经验者优先：
1.熟悉Vivado、Synplify等逻辑综合工具及其工作流程，产品名称首字母大写。
2.参与过逻辑综合类工具开发，或在综合、techmap环节具备实际项目经验。
3.掌握芯片布局布线、时钟树构建及优化方法。
4.能够配合前端设计人员，确保RTL代码可综合并达成性能指标。
5.熟悉时序约束的编写与验证流程。
6.曾参与EDA相关技术竞赛并获得优异成绩者优先。
7.有大型软件系统架构设计、重构、性能调优及内存管理经验者更佳。
1.负责EDA工具的开发与日常维护，保障流程稳定高效。
2.协同设计团队，定位并解决设计流程中的技术难点与效率瓶颈。
3.评估并提升EDA工具运行性能，确保满足项目设计需求和交付周期。
4.跟踪研究新型EDA技术发展方向，探索机器学习与人工智能在电子设计自动化中的实际应用。
岗位要求：
1.具备电子工程、计算机科学或相关专业本科及以上学历。
2.拥有3至5年EDA工具研发、集成电路设计或相关方向工作经验。
3.掌握至少一款主流EDA工具，如Cadence、Synopsys、MentorGraphics等。
4.熟练使用C/C++、Python等编程语言进行软件开发。
5.熟悉Verilog或VHDL等硬件描述语言。
6.了解FPGA与ASIC的设计实现流程。
7.具备独立分析问题的能力，同时拥有良好的团队协作与沟通技巧。
8.有逻辑综合相关背景者将被优先考虑。
具备以下逻辑综合经验者优先：
1.熟悉Vivado、Synplify等逻辑综合工具及其工作流程，产品名称首字母大写。
2.参与过逻辑综合类工具开发，或在综合、techmap环节具备实际项目经验。
3.掌握芯片布局布线、时钟树构建及优化方法。
4.能够配合前端设计人员，确保RTL代码可综合并达成性能指标。
5.熟悉时序约束的编写与验证流程。
6.曾参与EDA相关技术竞赛并获得优异成绩者优先。
7.有大型软件系统架构设计、重构、性能调优及内存管理经验者更佳。
2026-11-09 14:39
IP属地：上海
职位福利
本科3-5年C++STL
苏州异格技术有限公司
天使轮 · 100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
