浦东新区
职位详情
岗位描述：
负责PCIE/UCIEIP的架构规划与RTL开发，参与仿真验证及FPGA测试工作，实现设计在FPGA上的时序收敛，配合完成覆盖率评估与优化
任职要求：
1，具备3-10年相关经验，其中3年以上从事ASIC设计工作
2，电子类相关专业本科或硕士学历
3，熟练掌握Verilog，了解SystemVerilog语言
4，具有扎实的RTL代码编写背景
5，具备PCIE或UCIE相关硬件RTL开发经历
6，有综合实现与静态时序分析经验者优先考虑
7，熟悉代码审查与形式化验证流程
8，掌握PCIE/UCIE/USB/DDR/Ethernet等高速接口协议规范
9，具备FPGA原型验证或硬件加速仿真实践经验者优先
10，具备较强的沟通协作能力与问题解决能力
负责PCIE/UCIEIP的架构规划与RTL开发，参与仿真验证及FPGA测试工作，实现设计在FPGA上的时序收敛，配合完成覆盖率评估与优化
任职要求：
1，具备3-10年相关经验，其中3年以上从事ASIC设计工作
2，电子类相关专业本科或硕士学历
3，熟练掌握Verilog，了解SystemVerilog语言
4，具有扎实的RTL代码编写背景
5，具备PCIE或UCIE相关硬件RTL开发经历
6，有综合实现与静态时序分析经验者优先考虑
7，熟悉代码审查与形式化验证流程
8，掌握PCIE/UCIE/USB/DDR/Ethernet等高速接口协议规范
9，具备FPGA原型验证或硬件加速仿真实践经验者优先
10，具备较强的沟通协作能力与问题解决能力
2026-07-04 13:11
IP属地：上海
职位福利
本科3-5年IPPCIeUCIeUVMRTL
上海启芯领航半导体有限公司
A轮 · 100-499人
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
数字后端技术负责人
2-4万元/月
集成电路IC设计10年以上硕士有数字后端工程师经验5年以上数字后端工程师经验45nm-22nm成功流片经验量产经验后端EDA工具低功耗设计经验ASICTCLMake
上海 浦东新区
收藏职位
