苏州·虎丘区
职位详情
岗位职责
1、参与数字IP的规格制定；
2、负责IP中模块级别的文档撰写、RTL设计及配套验证任务；
3、承担IP模块级别在性能、功耗、面积（PPA）方面的优化工作；
4、配合验证团队，共同推进Block级和Top级验证的完成。
岗位要求
1、本科及以上学历，具备三年以上ASIC设计背景，掌握数字IC设计流程；
2、精通Verilog进行RTL编码，熟练操作EDA工具，具备独立处理技术难题的能力；
3、具备Verilog代码在PPA层面的优化实践经历；
4、熟悉Linux操作系统，掌握至少一种脚本语言（Python/shell/tcl/perl等）；
5、有复杂IP开发经历者优先考虑（如PCIE/ETH/AMBA总线/ARM/RISC-V/DDR/MIPI/NOC/SERDES等）；
6、具备良好的沟通协作能力与团队合作意识。
1、参与数字IP的规格制定；
2、负责IP中模块级别的文档撰写、RTL设计及配套验证任务；
3、承担IP模块级别在性能、功耗、面积（PPA）方面的优化工作；
4、配合验证团队，共同推进Block级和Top级验证的完成。
岗位要求
1、本科及以上学历，具备三年以上ASIC设计背景，掌握数字IC设计流程；
2、精通Verilog进行RTL编码，熟练操作EDA工具，具备独立处理技术难题的能力；
3、具备Verilog代码在PPA层面的优化实践经历；
4、熟悉Linux操作系统，掌握至少一种脚本语言（Python/shell/tcl/perl等）；
5、有复杂IP开发经历者优先考虑（如PCIE/ETH/AMBA总线/ARM/RISC-V/DDR/MIPI/NOC/SERDES等）；
6、具备良好的沟通协作能力与团队合作意识。
2026-05-15 13:22
IP属地：江苏苏州
职位福利
本科5-10年IP设计
苏州异格技术有限公司
天使轮 · 100-499人
工作地址
鱼泡安全保障
如遇到办证收费、刷单、传销、诱导买车等违规行为，请立即向鱼泡直聘投诉举报投诉举报 >
附近适合您的职位
收藏职位
